设计方面，传统的EDA软件将难以胜任，市场仍处于空白状态，国内厂商完全可以加大投入，抢占先机，开发出叠层芯片设计软件 。通过优化设计，叠层芯片可以提升晶体管平均运行效率，从而降低运行功耗 。
制造方面，虽然我们暂时造不出5纳米及更先进的芯片，但我们可以采用3D封装工艺，量产14纳米3D封装芯片 。即便初期良率较低，成本较高，但只要发展下去，今后待国内制程工艺追上外国同行，我们就能全面赶上外国同行的芯片设计、制造水平 。通过叠层工艺，14纳米制程工艺也可能造出性能媲美7纳米制程的芯片！
利用芯片运行功耗和运行频率呈指数级增长这个规律，我们也完全可以降低运行频率，以便大幅度降低运行功耗，等同于以面积换性能 。
苹果A12性能功耗曲线图
什么意思呢？相当于运行频率提升1倍，功耗提升不止1倍，而是好多倍，有可能达到6倍以上！例如苹果A12芯片大核运行频率为1.2GHz时，其运行功耗仅0.3瓦，然而当其运行频率为2.4GHz时，运行功耗则暴涨至2.2瓦左右 。也就是说当A12大核运行频率提升1倍时，功耗不是增加1倍，而是增加6倍左右！
这就相当于原本需要300平方毫米的14纳米芯片才能达到100平方毫米7纳米芯片性能，现在可能仅需要通过叠加4层100平方毫米的14纳米芯片即可，以原来运行频率的75%运行，就能达到100平方毫米的7纳米芯片的性能和功耗 。
实际上叠层芯片早已被造出来，比如闪存芯片，现在主流闪存芯片都是128层叠加 。更为复杂的逻辑芯片，英国的Graphcore公司就已经采用台积电的7纳米3D封装工艺造出叠层芯片，性能功耗相当于传统5纳米芯片！这种工艺可比只加性能，不提升功耗比的苹果M1Utra“胶水拼接”芯片强太多了 。
4月5日，华为的芯片叠层专利被曝光，这说明被盛传很久的华为叠层芯片是真的，而且已经有了实质性进展，很有可能已经造出初级样品！
4月5日我国专利局公布的华为芯片叠层专利
虽然这是华为的无奈之举，但至少这么做可以顺利活下来，不再需要看外国人脸色，有朝一日还可能凤凰涅槃，变成更为强大的厂商，不再畏惧任何国家，同时也将带领我国继续向全面复兴发展！今后，一旦国产高端光刻机量产，补齐制程工艺短板，我们就有望借助芯片叠层工艺实现芯片制造的弯道超车！
【工艺工程师 制程工艺】(今完)
推荐阅读
- 电气工程师报考条件及报名时间 这里有详解
- bim工程师证书有用 含金量高吗
- 乌梅是什么季节的水果 乌梅的炮制工艺是什么
- 液态法白酒工艺特点
- 苗族的服饰特点 苗族服饰保持着传统工艺技法
- 高级网络工程师怎么考 考网络工程师的条件
- 古法工艺是什么意思
- 消防工程师前景 消防工程师简介
- 华为认证网络工程师 华为认证
- 系统集成工程师 系统集成工程师